SWITCHING REGULATOR

Publication number: JP2002315311
Publication date: 2002-10-25

Inventor: UMEMOTO SEIKI Applicant: ROHM CO LTD

Classification:

- international: H02M3/155; H02M3/04; (IPC1-7): H02M3/155

- european:


Application number: JP20010119194 20010418

Priority number(s): JP20010119194 20010418

Report a data error here

Abstract of JP2002315311

PROBLEM TO BE SOLVED: To provide a switching regulator having high voltage stability operating speed, capable of performing regulation for voltage obtained from a high input DC power supply by generating a control pulse with low voltage. SOLUTION: This regulator performs switching control for an output stage MOS transistor on a Hi side by generating a control pulse with low voltage, and by converting it to the control pulse having fast rise and fall at high voltage with a level shift circuit. The level shift circuit is constituted of a comparator. A medium level between 'H' and 'L' levels of a first control pulse, which serves as its reference value, is compared with the first control pulse for obtaining outputs of 'L' or 'H' respectively, at a point when the level of the first control pulse exceeds a reference level or when it becomes lower than the reference level. Therefore, the rise and fall of an output signal become fast. Especially, by using a current switch circuit as the comparator, a through rate becomes large. thus it is possible to shorten the rise and fall time.



Data supplied from the esp@cenet database - Worldwide

H 0 2 M 3/155

(19) 日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-315311 (P2002-315311A)

(43)公開日 平成14年10月25日(2002.10.25)

(51) Int.Cl.7

識別記号

FΙ

テーマコード(参考)

H 0 2 M 3/155

H 5H730

審査請求 未請求 請求項の数3 OL (全 7 頁)

(21)出願番号

特願2001-119194(P2001-119194)

(22)出願日

平成13年4月18日(2001.4.18)

(71)出顧人 000116024

ローム株式会社

京都府京都市右京区西院溝崎町21番地

(72)発明者 梅本 清貴

京都市右京区西院灣崎町21番地 ローム株

式会社内

(74)代理人 100079555

弁理士 梶山 佶是 (外1名)

Fターム(参考) 5H730 AA10 AA14 BB13 BB57 DD04


DD26 EE13 FD01 FG05

(54) 【発明の名称】 スイッチングレギュレータ

(57)【要約】

【課題】低い電圧の制御パルスを発生して高い入力直流 電源から得られる電圧に対してレギュレーションを行 い、かつ、電圧安定化動作速度が速いスイッチングレギ ュレータを提供することにある。

【解決手段】この発明は、低い電圧の制御パルスを発生 してレベルシフト回路で高い電圧で立上がり、立下がり の速い制御パルスに変換してHi側の出力段MOSトラ ンジスタをスイッチング制御するものであって、レベル シフト回路をコンパレータで構成して第1の制御パルス の "H"と "L"との中間のレベルを基準として第1の 制御パルスと比較することで、第1の制御パルスのレベ ルが基準レベルを超えたか、これ以下になったかの時点 で、"L"と"H"の出力をそれぞれに得ることができ るので、その分、出力信号の立上がり、立下がりが速く なる。特に、カレントスイッチの回路をコンパレータと して利用すれば、スルーレートが大きいので、立上が り、立下がり時間を短縮できる。





【特許請求の範囲】

【請求項1】入力電源の電圧より低い電圧で動作してHIGHレベルが前記入力電源の電圧より低い電圧で所定のパルス幅の第1の制御パルスを発生する制御回路と、前記入力電源の電圧より高い電圧の電力を受けて前記第1の制御パルスに応じてこれのパルスあるいは前記第1の制御パルスを反転したパルスに対応するパルスでHIGHレベルを前記第1の制御パルスより高い電圧にレベルシフトした第2の制御パルスを発生するレベルシフト回路とを有し、前記入力電源からの電力をMOSFETトランジスタで受けて、出力電圧が目標電圧になるように前記第2の制御パルスに応じて前記MOSFETトランジスタをスイッチングして前記出力電圧が前記目標電圧になるように制御するスイッチングレギュレータにおいて

前記レベルシフト回路は、前記第1の制御パルスのHIGHレベルとLOWレベルとの中間のレベルを基準としてこれと前記第1の制御パルスの電圧とを比較して比較結果に応じてHIGHレベルの出力パルスを発生するコンパレータと

前記入力電源の電圧より高い電圧を受けて前記出力パルスに応じてONになり前記出力パルスのHIGHレベルの電圧を前記第1の制御パルスのHIGHレベルより高い電圧に、前記コンパレータのHIGHレベルの出力動作よりも急速に引上げるスイッチ回路とを備え、前記出力パルスを前記第2の制御パルスとして発生することを特徴とするスイッチングレギュレータ。

【請求項2】前記コンパレータは、一対の差動のNチャネルMOSFETトランジスタからなるカレントスイッチ回路であって、差動の一方の前記トランジスタがそのゲートに前記第1の制御パルスのHIGHレベルとLOWレベルとの中間の基準レベルの電圧を受け、差動の他方の前記トランジスタがそのゲートに前記第1の制御パルスを受け、差動の各前記トランジスタのドレインがそれぞれ抵抗を介して前記入力電源の電圧より高い電圧のラインに接続され、前記第1の制御パルスを反転したパルスを前記出力パルスとして発生し、前記スイッチ回路は、前記他方のトランジスタのドレインにゲートが接続され、ソースが前記入力電源の電圧より高い電圧のラインに接続され、ドレインが前記一方のトランジスタのドレインに接続されたpチャネルのMOSFETトランジスタである請求項1記載のスイッチングレギュレータ。

【請求項3】さらに、前記入力電源のラインとグランドとの間に出力側が従属接続された2個のNチャネルのMOSFETトランジスタを有し、これらトランジスタ接続点と前記入力電源の電圧より低い電圧の電源との間にこの低い電源からの電流に対して順方向となるダイオードとコンデンサの直列回路が接続され、前記低い電圧の電源により前記コンデンサが充電されることで前記入力電源の電圧より高い電圧を前記コンデンサの端子に得、

前記2個のNチャネルのMOSFETトランジスタのうち前記入力電源のライン側に接続されたトランジスタが前記第2の制御パルスに応じてスイッチングされる前記MOSFETトランジスタであり、前記2個のNチャネルのMOSFETトランジスタのうち前記グランド側に接続されたトランジスタが前記第1の制御パルスに応じてスイッチングされる請求項2記載のスイッチングレギュレータ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、スイッチングレギュレータに関し、詳しくは、低い電圧の制御パルスを発生して高い入力直流電源から得られる電圧に対してレギュレーションをするブートストラップ方式の同期整流型のDC/DCコンバータにおいて、電圧安定化動作速度が速いスイッチングレギュレータの改良に関する。

[0002]

【従来の技術】従来、携帯型のオーディオ機器やパーソナルコンピュータ、ノート型パーソナルコンピュータ等の携帯型電子機器などにあっては、効率よく電力変換して所定の電源電圧を得るためにスイッチングレギュレータを用いたDC/DCコンバータが利用されている。特に、携帯型電子機器では、ドライバでの電力損失を低減するために、出力段のスイッチングトランジスタをMOSFETトランジスタとし、ブートストランプ方式で電源電圧に近いか、これよりも高いゲート電圧を発生して駆動するDC/DCコンバータが用いられる。ドライブ回路の電源電圧+VDDは、例えば5V程度の低い電圧に抑えられ、最終段で高い電源電圧+Vcc、例えば、10V~30Vを受けて高い電圧の電源ラインをスイッチングして高いDCの出力電圧を得ている。

【0003】図3は、この種のスイッチングレギュレー タ (DC/DCコンバータ) の一例である。10は、ス イッチングレギュレータであって、制御回路11とレベ ルシフト回路12、ブートストラップスイッチング回路 13、平滑回路14、そして出力電圧検出用の抵抗分圧 回路15とからなる。なお、16は、入力電源Vinが入 力される入力端子、17は、電圧Voの電力が出力され る出力端子である。制御回路11は、例えば、誤差増幅 器11aが出力側の検出電圧Vsと基準電圧VREFとを比 較して、誤差に応じたレベルの検出信号を発生して、こ の検出信号に応じてデューティ比が変化する制御パルス PLを PWMパルス発生回路 1 1 b で発生する。レベル シフト回路12は、制御パルスPLを受けてこれを高い 電圧のレベル変換制御パルス Phに変換してプートスト ラップスイッチング回路13のハイ(Hi)側ドライバ 13aを駆動する。プートストラップスイッチング回路 13は、Hi側ドライバ13aとロウ(Lo)側ドライ バ13b、そしてプートストラップ回路13cとを有し ている。Hi側ドライバ13aは、レベル変換制御パル スPhを受けて最終出力段のnチャネルMOSトランジスタTrlをスイッチング駆動し、Lo側ドライバ13bは、制御パルスPLを受けて最終出力段のnチャネルMOSトランジスタTr2をスイッチング駆動する。

【0004】ここで、トランジスタTェ1とトランジス タTr2とは、入力端子16から入力される入力電源Vi nのライン(高い電圧の電源ライン19) + Vccとグラ ンドGND間に積み上げ従風接続され、トランジスタT r1のソースとトランジスタTr2のドレインとの接続点 が出力端子13dとなっている。ブートストラップ回路 13 cは、出力端子13 dとデバイスの電源のライン (低い電圧の電源電圧ライン20) + VDD (=5V) と の間に逆方向(電源電圧ライン+VDDの電源からの電流 に対しては順方向) に挿入されたダイオードDとコンデ ンサCの直列回路からなり、その接続点N1がブースト 電圧ライン18とされ、これがHi側ドライバ13aの 電源端子に接続されている。また、出力端子13dとス イッチングレギュレータ10の出力端子17との間に は、コイルLとコンデンサCoとからなるL型フィルタ の平滑回路14が設けられている。ここで、コンデンサ Cは、スイッチングOFF時の還流電流によりダイオー ドDを介して充電されて電圧+5Vの電池となる。入力 電源ラインの電圧+Vccを、例えば、25Vとし、トラ ンジスタTrlがONになったとすると、ブースト電圧ラ イン18の電圧は、このとき30Vになる。これによ り、nチャネルMOSトランジスタTrlのゲート電圧 を入力電源電圧より高い、入力電源電圧+5V程度(5 V=+VDD) として、トランジスタTrlを十分にON 駆動にしてそのON抵抗値を小さくすることができる。 出力電圧検出用の抵抗分圧回路15は、出力端子17と グランドGNDとの間に設けられた抵抗R1と抵抗R2の 直列回路からなり、抵抗R1と抵抗R2との接続点N2の 電圧が出力電圧Voの検出電圧Vsとして制御回路11の 誤差増幅器11aに入力される。ここで、制御回路11 とLo側ドライバ13bとは、低い電源電圧ライン+V DDからの電力で動作し、これにより、この電源回路全体 の電力消費が抑えられる。

[0005]

【発明が解決しようとする課題】しかし、このようなスイッチングレギュレータにあっては、レベルシフト回路12として、図4、図5に示すような回路が用いられるため、レベル変換制御パルスPhの立上がり、立下がりの動作遅れによりHi側ドライバ13aの動作が遅れが発生し、電圧安定化動作速度が遅くなる欠点がある。図4(a)は、レベルシフト回路12として、初段にNPNバイポーラトランジスタQ1を設け、これによりNPNバイポーラトランジスタQ2をドライブする。トランジスタQ1のコレクタは、定電流源121を介して電源電圧ライン+VDDに接続され、そのエミッタは接地されている。トランジスタQ2のコレクタは、抵抗R3を介し

てブーストされた電圧ライン18に接続され、そのエミ ッタは接地されている。これによりコレクタ (A点=H i 側ドライバ13 a の入力端子) 側に高い電圧のレベル 変換制御パルスPhを発生してHi側ドライバ13aを 駆動する。この構成のレベルシフト回路12は、トラン ジスタQ1がOFFしたときに、トランジスタQ2が飽和 するため、レベル変換制御パルス Ph (A点の電圧)が LOWレベル(以下"L")からHIGHレベル(以下 "H") へ遷移するときの時間が遅くなる欠点がある。 【0006】図4(b)は、前記の欠点を改善したもの であって、レベルシフト回路12として、図(a)のバ イポーラトランジスタQ2に換えてnチャンネルMOS トランジスタQ3を設け、トランジスタQ1に換えてイン バータ122を介して制御パルスPLをトランジスタQ3 のゲートに受ける。これによりトランジスタQ3のドレ インにレベル変換制御パルス Phを発生してHi側ドラ イバ13aを駆動する。トランジスタQ2がMOSトラ ンジスタQ3に置き換えられているので、A点の立上が りは図4 (a) の回路よりも速くなるが、抵抗R3は、 通常、150kΩ程度であるため、Hi側ドライバ13 aの入力寄生容量Cinとこの抵抗R3の時定数分だけ "H"の立ち上がりが遅くなる欠点がある。抵抗R3の 値を小さくすればA点の立上がりは速くなるが、その 分、消費電力が大きくなる。

【0007】図5は、レベルシフト回路12として、前 記の図4 (a), (b)の欠点を改善したものであっ て、(a) のトランジスタQ1, Q2に換えてトランジス タQ1、Q2からなるカレントミラー回路123とし、イ ンバータ122をCMOSインバータ回路124に換え て、これの出力によりこのカレントミラー回路123を 駆動する。このとき、CMOSインパータ回路124の 出力電流値を抵抗R4により制限しかつ定電流とする。 この電流をカレントミラー回路123の入力側トランジ スタQ1を介して出力側トランジスタQ2に転送してトラ ンジスタQ2のコレクタに直列に挿入された抵抗R5を介 してHi側ドライバ13aの入力端子(A点)に出力す る。なお、この回路では、A点にNPNトランジスタQ 4, PNPトランジスタQ5からなるオーバーシュートク ランプ回路125が接続されている。このレベルシフト 回路12は、トランジスタQ2がOFFしたときにレベ ル変換制御パルス Phが立上がり、トランジスタ Q2がO Nしたときにレベル変換制御パルスPhが立下がる。レ ベル変換制御パルスPhの立上がり、立下がりレート速 度は、抵抗R4、抵抗R5の値と入力段の寄生容量CINと により決定される。この場合、抵抗R4の値を選択する ことで、駆動電流を小さくできる。また、抵抗R3を小 さくすることで、消費電力の低減とA点の立上がりを速 くできる利点がある。しかし、この回路は、レベル変換 制御パルス Ph(A点)が"H"から"L"になるとき にNPNトランジスタQ2がONになり、抵抗R5が挿入

されている分だけ電圧降下が遅れ、入力段の寄生容量CINとの関係でレベル変換制御パルスPhの立下がりが遅くなる欠点がある。この発明の目的は、このような従来技術の問題点を解決するものであって、低い電圧の制御パルスを発生して高い入力直流電源から得られる電圧に対してレギュレーションを行い、かつ、電圧安定化動作速度が速いスイッチングレギュレータを提供することにある。

[0008]

【課題を解決するための手段】このような目的を達成す るためのこの発明のスイッチングレギュレータの特徴 は、入力電源の電圧より低い電圧で動作して "H" が入 力電源の電圧より低い電圧で所定のパルス幅の第1の制 御パルスを発生する制御回路と、入力電源の電圧より高 い電圧の電力を受けて第1の制御パルスに応じてこれの パルス幅あるいは第1の制御パルスを反転したパルス幅 に対応するパルス幅で"H"を第1の制御パルスより髙 い電圧にレベルシフトした第2の制御パルスを発生する レベルシフト回路とを有し、入力電源からの電力をMO SFETトランジスタで受けて、出力電圧が目標電圧に なるように第2の制御パルスに応じてMOSFETトラ ンジスタをスイッチングして出力電圧が目標電圧になる ように制御するスイッチングレギュレータにおいて、前 記のレベルシフト回路が第1の制御パルスの"H"と "L"との中間のレベルを基準としてこれと第1の制御 パルスの電圧とを比較して比較結果に応じて出力パルス を発生するコンパレータと、入力電源の電圧より高い電 圧を受けて出力パルスに応じてONになり出力パルスの 電圧を第1の制御パルスの"H"より高い電圧にコンパ レータのHIGHレベルの出力動作よりも急速に引上げ るスイッチ回路とを備えていて、出力パルスを第2の制 御パルスとして発生するものである。

[0009]

【発明の実施の形態】このように、この発明は、低い電 圧の制御パルスを発生してレベルシフト回路で高い電圧 で立上がり、立下がりの速い制御パルスに変換してHi 側の出力段MOSトランジスタをスイッチング制御する ものであって、レベルシフト回路をコンパレータで構成 して第1の制御パルスの"H"と"L"との中間のレベ ルを基準としてこれと第1の制御パルスとを比較するこ とで、第1の制御パルスのレベルが基準レベルを超えた か、これ以下になったかの時点で、"L"と"H"の出 力をそれぞれにコンパレータから得ることができる。そ の分、第2の制御パルスの立上がり、立下がり速度が速 くなり、特に、カレントスイッチの回路をコンパレータ として利用すれば、スルーレートが大きいので、立上が り、立下がり時間を短縮できる。その結果、高い入力直 流電圧のレギュレーションに対して電圧安定化動作速度 が速いスイッチングレギュレータを容易に実現できる。

[0010]

【実施例】図1は、この発明のスイッチングレギュレー タを適用した一実施例のプロック図である。なお、図 3、図4、そして図5と同一の構成要素は同一の符号で 示し、その説明を割愛する。図1のスイッチングレギュ レータ1においては、図4、図5に示すレベルシフト回 路12に換えてレベルシフト回路2をコンパレータを主 体として構成したものである。レベルシフト回路2は、 インバータ3とカレントスイッチ回路4、そしてpチャ ネルMOSトランジスタQ8からなるスイッチ回路5、 抵抗Rとから構成されている。カレントスイッチ回路4 は、NチャネルMOSトランジスタQ6, Q7の差動トラ ンジスタを有し、これらのエミッタが共通に接続され て、これの下流に設けられた電流値 I の定電流源 4 a を 介して接地されている。トランジスタQ6、Q7のそれぞ れのコレクタは、等しい抵抗値の抵抗R、Rを介してそ れぞれがブースト電圧ライン18に接続されている。ト ランジスタQ6のゲートは、インバータ3を介して制御 回路11から制御パルスPLを受ける。トランジスタQ7 のゲートは、基準電圧発生回路6を介して接地されてい る。そして、トランジスタQ8のソースがブースト電圧 ライン18に接続され、そのドレインがトランジスタQ 7のドレインに接続され、そのゲートがトランジスタQ6 のドレインに接続されている。なお、抵抗Rは、定電流 源4aの電流値Iであるので、その電圧降下分、I×R (ただし、Rは抵抗Rの抵抗値とする。) がトランジス タQ8のゲート閾値以上の値、例えば、この電圧値> 0. 7 Vになるようにその抵抗値が選択されている。 【0011】ここで、カレントスイッチ回路4は、基準 電圧発生回路6と入力信号とをコンパレートして切換動 作をするコンパレータとなっていて、基準電圧発生回路 6が発生する基準電圧は、5V電源+VDDにおける "H"、"L"の中間レベル、例えば2.5 Vに設定さ れている。そこで、制御パルスPLが "L" から "H" に遷移するとき、それがインバータ3により反転されて "H"と"L"の中間レベルより下がったときにトラン ジスタQ7がONとなり、トランジスタQ6がOFFな る。逆に、制御パルス PLが "H" から "L"に遷移す るとき、それがインパータ3により反転されて"H"と "L"の中間レベルを超えたときにトランジスタQ6が ONとなり、トランジスタQ7がOFFする。これによ り、制御パルスPLのレベルが基準レベルを超えたか、 これ以下になったかの時点で、"H"と"L"の出力を カレントスイッチ回路4からそれぞれに得ることができ るので、その分、レベル変換制御パルスPhの立上が り、立下がりが速くなる。しかも、インバータ3の入力 に加えられる制御パルス PLが "H" から "L" に遷移 したときにはトランジスタQ6がONとなるので、抵抗 Rの電圧降下により発生する電圧でスイッチ回路5(ト ランジスタQ8) がONとなり、Hi側ドライバ13a

の入力端子 (A点) の電圧が本来のカレントスイッチ回

路4の出力動作よりも急速に"H"となる。逆に、制御パルスPLが"L"から"H"に遷移するときには、制御パルスPLが中間レベル(基準電圧発生回路6の電圧 VREF)より降下したときに(インバータ3の出力が中間レベルより上昇したとき)、トランジスタQ6がOFFとなり、トランジスタQ7がONとなって、トランジスタQ5がOFFとなる。このとき、Hi側ドライバ13aの入力端子(A点)にトランジスタQ7が直接接続されているので、レベル変換制御パルスPhは、高速に立下がることができる。

1の実施例との立上がりと立下がりの遅れ時間の一例を示す表である。ただし、+VDD=5V, +Vcc=25V $\sim 30V$ とし、制御パルス PLを "L" = 0、 "H" = 5V とし、レベル変換制御パルス Phを "L" = 5V、 "H" = 25V $\sim 30V$ として、レベルシフト回路 2の Hi側ドライバ13 a に対する駆動電流(A点に電圧 "L"を発生する電流)を 200μ Aに設定した場合である。表1に示すように、図1の実施例では、立上がりが 10 n sec、立下がりが 30 n secとなり、立上がり、立下がり時間とも従来のものより大きく改善されてい

【0012】図2は、図4、図5の回路と本願発明の図

【0013】なお、Lo側ドライバ13bは、従来と同様に、制御パルスPLを制御回路11から受けて動作することになるが、ここでは、Hi側ドライバ13aと同時にONすることを防止するために、遅延回路7を介してレベル変換制御パルスPhに対してタイミングをずらせて制御パルスPLがLo側ドライバ13bに入力されるようになっている。このLo側ドライバ13bは、レベルシフト回路2の出力を受けないHi側ドライバ13aと同様な回路を用いることができる。この場合、ブースト電圧ライン18は、デバイス電源電圧である+VDDのラインとなり、コイルLに接続される端子13dのラインがグランドGNDとなる。以上説明してきたが、実施例では、コンパレータの一例としてカレントスイッチ回路を利用しているが、この発明は、他の構成のコンパレータを使用してもよいことはもちろんである。

[0014]

【発明の効果】以上説明してきたように、この発明にあっては、低い電圧の制御パルスを発生してレベルシフト回路で高い電圧で立上がり、立下がりの速い制御パルスに変換してHi側の出力段MOSトランジスタをスイッチング制御するものであって、レベルシフト回路をコンパレータで構成して第1の制御パルスの"H"と"L"との中間のレベルを基準としてこれと第1の制御パルスとを比較することで、第2の制御パルスの立上がり、立下がりが速くなり、特に、カレントスイッチの回路をコンパレータとして利用すれば、スルーレートが大きいので、立上がり、立下がり時間を短縮できる。その結果、高い入力直流電圧のレギュレーションに対して電圧安定化動作速度が速いスイッチングレギュレータを容易に実現できる。

【図面の簡単な説明】

【図1】図1は、この発明のスイッチングレギュレータ を適用した一実施例のブロック図である。

【図2】図2は、その効果を説明するための従来技術と の比較例の説明図である。

【図3】図3は、ブートストラップ方式のスイッチング レギュレータの一例の説明図である。

【図4】図4は、図3における従来のレベルシフト回路 の説明図である。

【図5】図5は、図3における従来のレベルシフト回路 の他の1例の説明図である。


【符号の説明】


1…スイッチングレギュレータ, 10…スイッチングレギュレータ、2, 12…レベルシフト回路、3…インバータ、4…カレントスイッチ回路、5…pチャネルMOSトランジスタ、11…制御回路、11a…誤差増幅器、11b…PWMパルス発生回路、12…レベルシフト回路、13…ブートストラップスイッチング回路、14…平滑回路、15…出力電圧検出用の抵抗分圧回路、16…入力端子、17…出力端子、18…ブート電圧ライン、131…入力段回路、13a…Hi側ドライバ、13b…Lo側ドライバ、13d…出力端子、Trl, Tr2, Q1~Q7…トランジスタ、C, Co…コンデンサ、R, R1~R5…抵抗。

【図2】

表1

レルシスト回路	立上がり	立下がり
四4(4)の国際	259ne	11. 2ne
24(b)の回路	80ns	80ma
置5の担島	16ne	40ne
実施例	10na	30ne





【図5】

